Intel Diamond Rapids sở hữu 192 nhân, nhưng Hyperthreading đã chính thức bị loại bỏ

Tại Computex 2026 diễn ra ở Đài Bắc, gã khổng lồ x86 Intel đã công bố những chi tiết quan trọng về dòng bộ vi xử lý Xeon thế hệ tiếp theo mang tên Diamond Rapids. Điểm nhấn lớn nhất là việc số lượng nhân vật lý sẽ tăng vọt lên tới 192 nhân, nhưng đổi lại, công nghệ Hyperthreading lâu đời sẽ chính thức bị khai tử.

Kiến trúc Diamond Rapids

Tạm biệt Hyperthreading

Mặc dù số lượng nhân tăng mạnh 50% so với thế hệ trước, Intel đã quản lý để cắt giảm số lượng luồng (thread) xuống một phần tư. Điều này có nghĩa là công nghệ Hyperthreading — tên gọi thương mại của Simultaneous Multithreading (SMT) — đã chính thức "qua đời" trên dòng sản phẩm này.

Intel lần đầu tiên bổ sung hỗ trợ SMT vào năm 2002. Công nghệ này giúp tăng cường khả năng sử dụng tài nguyên bằng cách cho phép hai luồng tận dụng các đơn vị thực hiện nhàn rỗi trong cùng một chu kỳ. Mặc dù SMT không làm tăng gấp đôi thông lượng, nhưng nó mang lại lợi hiệu suất phần trăm hai chữ số đối với một số ứng dụng nhất định.

Sau khi từ bỏ dần công nghệ này trên các dòng sản phẩm dành cho người tiêu dùng, dòng Xeon của Intel là cái tên tiếp theo bị cắt giảm tính năng này. Tuy nhiên, có vẻ như Intel đã nhận ra sai lầm và đang đảo ngược quyết định này. Dòng Xeon tiếp theo sau Diamond Rapids, có mã danh là Coral Rapids, dự kiến sẽ mang SMT trở lại.

Cuộc đua về số lượng nhân

Bước nhảy vọt từ 128 lên 192 nhân là một bước tiến lớn đối với Intel, nhưng con số này vẫn nhỏ hơn so với những gì AMD đang thực hiện với bộ vi xử lý Epyc Venice 256 nhân. Điều đáng lo ngại hơn là AMD có thể đánh bại Intel về mặt thời gian ra mắt thị trường tới một năm.

Hiện tại, Diamond Rapids được lên lịch ra mắt vào sometime vào năm 2027.

Hướng tới thiết kế Chiplet

Ngoài số lượng nhân, chúng ta cũng có cái nhìn đầu tiên về cách Intel sẽ "ghép" con chip này lại với nhau. Có vẻ như AMD đã đúng khi bắt đầu kết nối các tấm silicon lại với nhau từ năm 2017, bởi vì Xeon thế hệ tiếp theo của Intel trông rất giống một chiếc Epyc bên trong hơn bao giờ hết.

Mô phỏng cấu trúc chip

Dưới đây là tóm tắt các chi tiết mới về Diamond Rapids được tiết lộ tại Computex:

• Quy trình sản xuất: Chip sẽ được sản xuất sử dụng quy trình công nghệ 18A-P của Intel, một phiên bản tinh chỉnh của công nghệ quy trình 2nm.
• Cấu trúc: Từ các bản kết xuất được chia sẻ trong tài liệu họp báo của Intel, chúng ta có thể thấy hai I/O die phục vụ cho bốn khối tính toán (compute assemblies) xếp chồng lên nhau sử dụng công nghệ đóng gói Foveros.

Đây không phải lần đầu tiên chúng ta thấy điều gì đó tương tự từ Intel. Bộ vi xử lý Clearwater Forest của Intel, vốn cuối cùng cũng ra mắt sau nhiều năm trì hoãn, cũng sử dụng sự sắp xếp tương tự với bốn tile tính toán 24 nhân nằm trên một die cơ sở chứa bộ điều khiển bộ nhớ và bộ nhớ đệm L3.

Việc chuyển bộ nhớ đệm L3 sang die cơ sở giúp giải phóng nhiều diện tích die trên chiplet tính toán. Trong trường hợp của Diamond Rapids, chúng ta đang xem xét bốn chiplet tính toán 48 nhân.

Về mặt này, Diamond Rapids trông rất giống một CPU khác mà chúng ta đã xem xét gần đây: Fujitsu Monaka. Chip đó sử dụng bố cục chip gần như giống hệt, mặc dù chỉ có một I/O die thay vì hai.

Không phải là linh kiện đại chúng

Khác với dòng Xeon P-core cuối cùng của Intel có mã danh Granite Rapids, đừng mong đợi thấy Diamond Rapids được triển khai rộng rãi trong các máy chủ ảo hóa doanh nghiệp hay lưu trữ thông thường.

Theo Intel, Diamond Rapids được "tối ưu hóa cho IaaS nhu cầu cao, hiệu suất trên mỗi luồng cao", đưa nó vào cùng phân khúc với các bộ phận dòng 6900P tập trung vào máy tính hiệu suất cao (HPC).

Việc thiếu SMT làm phức tạp các mô hình cấp phép của hypervisor. Trước đây, bạn nhận được hai luồng với giá của một nhân, nhưng khách hàng Diamond Rapids giờ đây sẽ chỉ nhận được một nửa số lượng đó cho cùng một số tiền. Tất nhiên có những cách để giải quyết vấn đề này. Oracle từng cho thuê các phiên bản dựa trên Ampere của mình (cũng không có SMT) theo cặp nhân thay vì trên cơ sở từng nhân, nhưng điều như vậy có lẽ sẽ cần sự đồng thuận từ các bên như VMware hay RedHat.

Giống như các bộ vi xử lý tối ưu hóa cho HPC trong quá khứ, Diamond Rapids sẽ được trang bị một bus bộ nhớ "khủng" hơn nhiều so với phần lớn những gì mọi người thường tìm kiếm. Các khối lượng công việc HPC rất cần băng thông bộ nhớ và Xeon thế hệ tiếp theo sẽ không thiếu thứ này với 16 kênh DDR5.

Intel chưa công bố tốc độ bộ nhớ mà chip sẽ hỗ trợ ngay khi ra mắt. Tuy nhiên, Clearwater Forest đã đạt mức 8000 MT/s trên RDIMMS tiêu chuẩn, và Granite Rapids có thể đạt 8800 MT/s trên MRDIMMS — thực tế, việc giả sử DIMMS 9600 MT/s là không quá phi lý. Điều này tương đương băng thông 1,2 TB/s trên mỗi socket, con số này ngang bằng với CPU Vera của Nvidia được đóng gói LPDDR5X.

Đó chưa phải là điều duy nhất chúng ta vẫn chưa nắm rõ. Tiêu thụ điện năng và lợi ích chỉ lệnh trên mỗi chu kỳ时钟 từ kiến trúc mới của chip là những chi tiết mà chúng ta mong đợi Intel sẽ tiết lộ dần dần. Tin tốt là chúng ta không phải chờ lâu để có thông số kỹ thuật vòng tiếp theo, vì Intel sẽ có bài thuyết trình về Diamond Rapids tại hội nghị Hot Chips vào tháng 8.