ASML và TSMC thúc đẩy mặt nạ quang khổ lớn để sản xuất chip nhỏ hơn

ASML và TSMC đang dẫn đầu một sáng kiến toàn ngành nhằm chuyển đổi sang sử dụng mặt nạ quang (photomasks) 12 inch cho công nghệ in khắc EUV tiên tiến. Động thái này được kỳ vọng sẽ giảm chi phí, tăng năng suất và loại bỏ các hạn chế về ghép nối trong sản xuất chip, mở đường cho việc ứng dụng rộng rãi hệ thống high-NA EUV từ năm 2033.

Sáng kiến chuyển đổi mặt nạ quang khổ lớn

ASML, nhà cung cấp độc quyền hệ thống in khắc EUV, cùng với TSMC, nhà sản xuất chip theo hợp đồng lớn nhất thế giới, đã chính thức thiết lập quan hệ hợp tác để thúc đẩy quá trình chuyển đổi sang mặt nạ quang 12 inch. Đáng chú ý, Intel Foundry và Samsung Electronics cũng đã lên tiếng ủng hộ sáng kiến này.

Theo kế hoạch, sáng kiến đặt mục tiêu thiết lập một dây chuyền thử nghiệm mặt nạ 12 inch vào năm 2031 và có hệ thống in khắc hỗ trợ sẵn sàng cho sản xuất các nút tiên tiến vào năm 2033.

Vì sao cần mặt nạ lớn hơn?

Công nghệ in khắc hiện tại sử dụng mặt nạ 6 inch. Tuy nhiên, với hệ thống high-NA EUV thế hệ đầu, ASML đã áp dụng thiết kế quang học anamorphic (biến hình) để duy trì tương thích với mặt nạ 6 inch hiện có.

"NA" trong high-NA là viết tắt của numerical aperture (khẩu độ số) – thước đo khả năng thu và hội tụ ánh sáng của hệ thống quang học.

Việc đạt được NA cao hơn đòi hỏi quang học lớn hơn, làm tăng góc chiếu sáng lên mặt nạ, gây ra các vấn đề về bóng và độ tương phản. Thay vì sử dụng quang học giảm 8 lần cả hai chiều, ASML chọn giải pháp anamorphic: giảm 4 lần ở một trục và 8 lần ở trục kia.

Nhược điểm của cách tiếp cận này là vùng phơi sáng chỉ còn một nửa so với máy trước đó. Các chip lớn (dies) vượt quá vùng này buộc phải ghép nối hai vùng phơi sáng riêng biệt, làm tăng độ phức tạp và giảm năng suất.

Lợi ích của mặt nạ 12 inch

Theo ASML, high-NA EUV ban đầu sẽ đi vào sản xuất với mặt nạ 6 inch, nhưng việc chuyển sang mặt nạ 12 inch có thể:

• Tăng năng suất của nhà máy sản xuất chip (fab)
• Giảm chi phí sản xuất
• Loại bỏ các ràng buộc về ghép nối khi thiết kế chip ngày càng dày đặc và phức tạp

Ông Christophe Fouquet, Chủ tịch kiêm CEO của ASML, nhấn mạnh: "Chúng tôi kỳ vọng việc áp dụng High NA EUV sẽ tăng dần theo lộ trình thu nhỏ thiết bị, trước tiên sử dụng mặt nạ 6 inch hiện tại và sau đó được hỗ trợ thêm bởi mặt nạ 12 inch, giúp các máy quét có năng suất cao hơn và đáp ứng nhu cầu về chip nhỏ hơn, nhanh hơn và tiết kiệm năng lượng hơn."

Cam kết từ các ông lớn công nghệ

TSMC hiện chưa sử dụng high-NA EUV, kể cả cho tiến trình 2 nm, nhưng tuyên bố sẽ triển khai công nghệ này trong sản xuất khối lượng lớn cho các nút tiên tiến bắt đầu từ năm 2030. Họ dự đoán số lớp cần high-NA EUV sẽ tăng khi các nút mới ra đời, do kiến trúc transistor ngày càng phức tạp phục vụ các ứng dụng AI.

Intel Foundry cũng bày tỏ ủng hộ mạnh mẽ. Ông Naga Chandrasekaran, Phó Chủ tịch điều hành Intel, cho biết: "Trong khả năng in khắc của mình, Intel Foundry tập trung vào việc kích hoạt high-NA trên mặt nạ 6 inch trong ngắn hạn (có hoặc không ghép nối), đồng thời chuẩn bị cho quá trình chuyển đổi sang mặt nạ 6x12 inch. Chúng tôi sẽ tiếp tục hợp tác chặt chẽ với ASML và toàn ngành để hiện thực hóa quá trình chuyển đổi này."

Samsung cũng tham gia và có kế hoạch trở thành nhà sản xuất chip đầu tiên đưa công nghệ high-NA EUV của ASML vào sản xuất DRAM khối lượng lớn từ năm 2028. Ông Young Hyun Jun, Phó Chủ tịch kiêm CEO Samsung Electronics, chia sẻ: "Kỷ nguyên AI đang chuyển đổi ngành công nghiệp bán dẫn và gia tăng tầm quan trọng của đổi mới công nghệ trong toàn bộ chuỗi giá trị."

Đánh giá từ chuyên gia

Ông Andrew Buss, Giám đốc nghiên cứu cấp cao tại IDC, nhận định rằng high-NA EUV tạo ra những thách thức thiết kế và sản xuất cho các sản phẩm tương lai. Mặc dù kỹ thuật ghép nối mặt nạ (reticle stitching) và thiết kế chiplet có thể giảm thiểu các vấn đề này, việc chuyển sang mặt nạ quang 6x12 inch là bước đi cần thiết, tương đương với quá trình chuyển đổi từ wafer 200 mm lên 300 mm trước đây.

Ông Buss nhấn mạnh quá trình chuyển đổi này sẽ đòi hỏi các nhà sản xuất thiết bị, chip, mặt nạ và các nhà thiết kế phải đồng bộ công nghệ và quy trình, khiến sự tham gia rộng rãi của toàn ngành là điều bắt buộc.

Với bối cảnh ngành bán dẫn toàn cầu đang chứng kiến sự cạnh tranh gay gắt, các nhà sản xuất chip tại Việt Nam và khu vực cần theo dõi sát sao quá trình chuyển đổi này, bởi nó sẽ định hình năng lực sản xuất chip tiên tiến trong thập kỷ tới.