Huawei giới thiệu "Định luật Tau": Bước đột phá bán dẫn hay chỉ là marketing khôn khéo?

Tại Hội nghị Quốc tế về Mạch và Hệ thống (ISCAS) 2026 tại Thượng Hải, ông lớn công nghệ Trung Quốc Huawei đã gây chú ý khi công bố một bước tiến bán dẫn mới, bao gồm cái gọi là "Định luật Tau" (Tau Scaling Law) được xem là người kế thừa Định luật Moore.

Trong bài phát biểu có tên "Con đường bán dẫn mới trong thực tế", bà Hà Đình Ba (He Tingbo), chủ tịch mảng kinh doanh bán dẫn của Huawei, cho rằng Định luật Moore đang mang lại lợi nhuận giảm dần. Thay vào đó, bà giới thiệu Định luật Tau như "một nguyên tắc mới để định hướng sự phát triển tương lai của ngành công nghiệp bán dẫn".

Từ hình học sang thời gian

Theo bà Hà, Định luật Tau đại diện cho sự chuyển dịch từ "tỷ lệ hình học" sang "tỷ lệ thời gian" làm nguyên tắc dẫn dắt sự tiến hóa của hệ thống điện tử. Ở cấp độ thiết bị, điều này liên quan đến thời gian truyền tín hiệu, gắn liền với các thông số RC (điện trở và điện dung) của đường kết nối, độ dài đường ống và độ sâu mạch.

Nói cách khác, đây là việc tối ưu hóa điện trở và điện dung ký sinh của transistor và đường kết nối để giảm độ trễ tín hiệu — điều mà mọi công ty chip đều nỗ lực thực hiện.

Công nghệ LogicFolding và Kirin 2026

Là một ví dụ về cách Định luật Tau hoạt động, bà Hà đề cập đến LogicFolding — một giải pháp do Huawei phát triển và sẽ xuất hiện trên chip hệ thống Kirin 2026 dành cho smartphone ra mắt cuối năm nay.

"Nó được xây dựng dựa trên khái niệm thiết kế logic tự do hoàn toàn mới, mở rộng từ kiến trúc đơn lớp sang双层 (đ双层)," bà Hà nói. Điều này có nghĩa là xếp chồng các transistor lên hai lớp. Công nghệ có âm thanh tương tự cũng đang được Intel và TSMC nghiên cứu.

Huawei khẳng định trước LogicFolding, phải mất ba năm để nâng mật độ transistor từ 126 lên 155 MTr/mm² (triệu transistor trên mỗi milimét vuông). Nhưng đến năm 2026, LogicFolding sẽ đưa con số này lên tới 238 MTr/mm² chỉ trong một bước duy nhất.

Phản hồi từ các chuyên gia

Huawei tuyên bố các chip cao cấp dựa trên Định luật Tau dự kiến sẽ có mật độ transistor tương đương với quy trình sản xuất 14 Angstrom (1.4 nm) vào năm 2031. Tuy nhiên, Manoj Sukumaran, nhà phân tích cao cấp tại Omdia, đã "dội gáo nước lạnh" vào tuyên bố này.

"Việc đạt được mức tương đương 14 angstrom vào năm 2031 không phải là một tuyên bố về quy trình sản xuất (process node). Huawei đang bị mắc kẹt ở quy trình 7nm. Họ đang kết nối các đế logic chồng lên nhau bằng liên kết lai (hybrid bonding), do đó diện tích chiếm dụng giảm một nửa và mật độ tương ứng tăng lên. Đó là mật độ đạt được nhờ đóng gói khôn khéo, không phải thu nhỏ transistor, và không thể so sánh với transistor 1.4nm thực sự của TSMC hay Intel," Sukumaran nhận định.

Trong khi đó, Intel dự kiến giới thiệu quy trình chip 14A (1.4nm) vào năm 2028 và sản xuất hàng loạt vào năm 2029. TSMC cũng đang hoạt động theo mốc thời gian tương tự.

Sukumaran nhận định thêm rằng những lợi ích chính (khoảng 12,7% hiệu suất, 41% hiệu quả) có thể là có thật, nhưng có khả năng đến từ việc rút ngắn đường kết nối và cây đồng hồ, không phải từ bản thân transistor.

"Huawei buộc phải sáng tạo và họ đang đi đúng hướng về mặt đó. Họ đã trình bày một giải pháp thay thế khôn khéo nhưng tốn kém cho khoảng cách về quy trình công nghệ dưới các lệnh trừng phạt. Nhưng nó cũng có một trần giới hạn: mỗi lớp xếp chồng thêm vào sẽ mang lại lợi nhuận giảm dần," ông kết luận.